沟槽栅SiC MOSFET如何成为SST高频高压下的最优解

对于我国的电力电子界来说，固态变压器（SST）并非是一个全新的话题，在轨道交通、电网合环运行、大型超充站项目里都有过试点实践。受限于高成本、功率器件参数选择少、高频变压器散热瓶颈，SST曾经的商业化之路面对的挑战大于机遇。智算中心800V高压直流供电系统概念的普及，和未来智能电网的电力潮流双向流动，让SST的商业价值获得了前所未有的想象力。

随着AI算力向MW级机架演进，传统数据中心供电架构已经不堪重负，难以承载极端功率密度与能效要求。智算中心正从“算力堆砌”迈入“算电协同”的关键阶段。在这一背景下，SST作为实现算力与电力高效耦合的核心硬件，受到越来越多的关注。业界普遍期待SST成为支撑智算中心极致能效的关键环节，SST的集装箱化设计，也能满足未来智算中心爆炸式扩容，大幅缩短基建周期，实现快速部署。

作为电力电子界的代表性功率半导体厂商，我们已经身临其境地具身感受到市场对于SST的热情。在和客户的互动中，越来越多的提问和需求聚焦在SST，因此我们也为SST度身打造了EasyPack 2C系列SiC模块，以同尺寸平台化设计思路，全面覆盖750V、1200V、2.3kV、3.3kV，为市场提供最完整的SiC解决方案。

今天就让我们一起分析解读来自客户端两大最经典的灵魂拷问：

Q1

英飞凌在 SiC 器件设计中，是如何在开关性能、耐压冗余与长期可靠性三者之间做权衡与优化？

Q2

在SST的级联设计里，SiC器件选型对于成本、功率密度、效率、系统可靠性上的平衡点在哪里？

第一个问题

在10、35kV SST应用中，功率半导体器件的确会面临前所未有的三重挑战：长期承受高电压、高开关频率应力、实实在在的可靠性。就好像初跑者，很难兼顾心率、配速、步幅。

尽管相比于IGBT，碳化硅（SiC）器件的确更适合高压和高频应用环境。然而，高压、高频、高可靠性这三者之间存在原理上的相互制约：追求开关性能的器件设计，往往需要牺牲一定的耐压冗余或可靠性，而过度强调可靠性又可能限制开关性能的发挥。

1.SiC器件的耐压能力很大程度上依赖于漂移区的厚度与掺杂浓度，而漂移区本身正是导通电阻的主要来源。高耐压等级的SiC MOSFET往往需要更厚及更高电阻率的漂移区，从而增大了导通电阻，因此只有通过大幅增加芯片的有效导通面积（即并联更多的电流单元），方能实现同等的导通能力（RDS(on)）。所以，提高耐压的代价，是让芯片面积增大，这会导致寄生电容增加，使得开关损耗上升、开关速度变慢。

2.耐压冗余的提高也会影响器件的长期可靠。芯片越薄，就越能贴合封装底板的形变，这样功率循环耐受能力就越高，反之就越低。而耐压越高，芯片则越厚，其在功率循环中耐受形变的能力就越差，从而导致功率循环老化加快。

3.高频开关带来的重复应力会加速器件的阈值电压漂移，长期工作下来，会导致导通电阻（RDS(on)）增加，通流能力下降。高dv/dt也容易触发器件误导通，这些可靠性问题通常不会在短期测试中暴露，而是在长期运行中逐渐显现。

在这些技术困境下，如何做到开关性能、耐压与长期可靠的更好平衡，为智算中心打造一款能够终结可靠性焦虑的SST？

这可能正是英飞凌早在20多年前就一腔孤勇地选择沟槽栅技术的真正原因：既然碳化硅器件的核心价值，就是要面向更高压和高频应用场景，碳化硅设计思路的第一性原理，就是要找到一条行之有效、可商业化的技术路径即沟槽栅技术，来实现这高频、高压、高可靠之不可能三角形，为市场提供真正可信赖的技术革命。

1.传统的碳化硅平面栅技术，结构、工艺相对简单，制造成本和进入成本相对低，是大部分碳化硅厂商首先的入门技术路径。相形之下，沟槽栅技术却正是那个“难且正确的决定”：

沟槽栅技术可以将沟道做得更密集，从而在更小的芯片面积上实现同样的导通能力。这意味着更小的寄生电容和更快的开关速度。

沟槽栅结构可以采用更厚的栅氧层，在高电压下提供更好的栅极可靠性。

2.针对高频动态开关容易引起栅极氧化层阈值漂移的问题，英飞凌积累了详细的经验模型，做到可预测可控制：能够精准预测不同应用场景下阈值漂移引起的导通电阻变化幅度，从而为客户的栅极驱动设计、裕量预留提供明确指导。此外英飞凌也积极携手行业进步，推动JEDEC发布了专属可靠性指南及标准认证流程GSS（门极开关应力测试）。

3.英飞凌将碳化硅器件的阈值电压设计得较高。这种设计有助于抑制因高dv/dt带来的误导通。优化的终端设计，能耐受数百V/ns的dv/dt冲击，相关性能已经通过DRB（动态反偏应力）测试验证。

4.此外，英飞凌还建立了完善的可靠性验证体系，确保器件在长期运行中的鲁棒性和长寿命。在封装层面，EasyPack 2C系列SiC模块采用了.XT扩散焊接技术，在芯片与DCB之间形成更可靠的连接，其功率循环寿命是普通模块的22倍。

SST设计就像跑步新手：想提速（高频）、大步幅（高压），心率（可靠性）就爆表。英飞凌沟槽栅SiC器件的作用，就是帮你找到那个‘配速合理、心率可控’的平衡点。

第二个问题

SST如何选择碳化硅参数，在成本、功率密度、效率和系统可靠性之间进行最佳系统级平衡？

从系统级设计角度来看，SST的工程实现不仅仅是功率器件的选型问题，还涉及级联数量、系统成本、控制复杂度和散热能力等多方面的权衡。级联数量越多，输入电流的谐波畸变率（THDi）越小，输出侧800V交错并联也可以降低滤波电容数量，但系统复杂度、体积和成本也会相应上升。相反，子功率单元越少，系统成本越低，控制越简单，可靠性也越高。

例如，在35kV 10MW的SST中，每一相使用1.2kV器件需要约40个子功率单元，而使用2.3kV器件仅需20个，3.3kV器件则可进一步减少到15个。三电平比两电平更复杂难控制，但可以进一步减少级联单元数量，使用2.3kV器件实现三电平仅需11个子功率单元，3.3kV器件三电平则可进一步减少到8个，不仅大幅提升了功率密度，还能在一定程度上降低系统总成本。

值得注意的是，更高电压的器件也会带来全新的设计挑战。例如，3.3kV器件SiC芯片面积更大，开关损耗更高，需要更复杂的驱动电路、更高的绝缘距离和电气间隙设计。虽然功率单元数量减少，但每个单元需要更优的散热能力，散热器的尺寸也相应增大。同时，母线电压的提高意味着串联电容数量增加，PCB布局需要进一步优化。中高频变压器方面，3.3kV相比2.3kV在匝间绝缘、层间绝缘和局部放电方面面临更大的挑战。此外，中高频变压器的散热能力也受到绕组环氧塑封（更好绝缘性能）的限制，散热成为限制功率密度的主要瓶颈之一。

为SST选择SiC，可能并没有绝对的最佳，只有最适合自己的方案选择，需要因地制宜、因材施教，结合细分场景、功率颗粒度、自家控制算法优势，在成本、功率密度、效率和系统可靠性之间进行系统级平衡。英飞凌1200V SiC分立器件、EasyPack 2C系列1200V、2.3kV SiC模块（可送样），可以为SST提供全平台可扩展的成熟可靠技术方案。面向未来，750V、3.3kV EasyPack 2C也将陆续问世。

当下SST在AI数据中心的应用探索，这仅仅只是一个开始。相信在市场的技术迭代浪潮中，SST即将面临快速的技术升级和对碳化硅功率半导体的新需求。这将是厂商和用户深度协同的技术创新之旅，英飞凌也希望自身可以从产品的输出者，转变为系统创新的融入者、赋能者、合作同行者，成为首选的零碳技术创新伙伴。

作为半导体行业的老兵，英飞凌经历了多轮潮起潮落的经济周期性波动，我们深知，来得快的商业机会去的也快，唯有深耕自己的产品价值企业价值、坚持长期主义，才能穿越周期。我们期待在取得商业成功之余，可以为所在的行业注入创新的价值，在算电协同的时代背景下，英飞凌创新的沟槽栅碳化硅技术可以成为SST实现高效、可靠、经济运行的理想选择，助力智算中心实现值得信赖的技术革命、成就可持续发展的社会。